做事认真负责，诚实守信，有良好的职业道德，有良好的团队协作精神。2013-2017 安徽工业大学工商学院 测控技术与仪器专业 本科工作描述
一、负责公司dlp系列产品，板级fpga，cpld的硬件设计
1、负责部分产品的原理图设计，元器件的选型，熟悉数电模电，熟悉xilinx和altera的fpga
2、负责pcb设计与投板焊接，精通pcb设计技巧和emi设计规范，设计软件主要使用ad软件和allegro，可以熟练绘制双层板，多层板。多层板设计元器件数量在200pcs~600pcs左右。设计布局内容包括dc-dc电源，jtag，ddr3内存颗粒、内存条，flash，usb，hdmi,dp,千兆以太网，万兆以太网，4k解码，bga封装的dlp、fpga等单端、差分阻抗控制的高低速信号。
3、负责硬件的调试，问题故障分析修复，完成产品的测试改良，试样产品的贴片焊接等。
4、掌握示波器、逻辑分析仪、功率分析仪、安规综合分析仪、万用表等设备的使用，掌握各类元器件焊接。
5、负责编写产品使用手册，硬件说明文档，程序固件烧写文档，bom表，pcb加工工艺文件等。
6、熟悉verilog hdl编程，熟悉viado和quartus ii平台，可以编写一些简单的程序。例如串口通信，iic协议等
二、负责元器件采购，熟悉各类元器件的封装。
三、负责产品的出厂检测和外包焊接。
项目经验一
开发双控制器的dlp套件，以满足更高分辨率的dmd。且控制器兼容dlpc900和dlpc4422两种，dmd兼容dlp500yx(2048*1080)、dlp6500fye (1920*1080)、dlp670s(2716*1600)、dlp® 0.90 wqxga a 型(2560*1600)四种。并模块化设计，保障产品的灵活运用。
此次项目中负责共计10个模块的硬件设计与调试。项目完成内容如下：
1、完成了2块altera的cyclone ⅴ系列fpga的设计。此模块设计了hdmi解码rgb电路，fpga信号处理电路，ddr3存储电路，eprom储存电路，jtag配置电路，及电源等电路。pcb设计10层。6路8bit数据线等长处理阻抗控制50ω，4片ddr3颗粒采用t型等长布线。
2、完成了1块dlp双控制器控制板设计和cpld程序编写。此模快设计了usb2.0电路、jtag配置电路，flash存储电路、dlp信号处理电路、cpld电路、高速dmd连接器电路、晶振及电源电路。pcb设计10层，差分对等长布线，阻抗控制100ω，单端阻抗控制50ω。
3、完成了2块电源驱动板设计。此模块设计了dc-dc电源电路支持最大电流3a，pcb设计4层。敷铜处理。
4、完成了4块dmd驱动板设计。此模块设计了dmd高速连接器电路，dmd电路，电源电路。pcb设计6~8层，差分对等长布线，阻抗控制100ω，单端阻抗控制50ω。
5、完成了1块pin to pin软排线设计。此模块设计了dmd高速连接器电路，pcb设计8层，采用柔性线路板。
各模块均已搭建完成，运行稳定，项目已交付。
项目经验二
显卡输出的4k 4k 60hz灰度图像由hdmi接口输入，通过fpga解码将8位的灰度图像分成8个二进制的图片进行存储，再由外部触发信号将8个二进制图像数据(1920*1080p)分时间送出，送达dmd显示，且8bit刷新频率≥240hz，响应时间≤1ms。
此项目中负责hdmi输入模块的原理图与pcb设计。采用hdmi 2.0接口标准，通过tmds181重定时器芯片，达到最高 6 gbps 数据传输速率。此外模块中集成3路万兆以太网网端口，和4路sata接口。经电平转换后，由高速连接器实现与fpga的通信。pcb设计为6层板，高速差分对信号采用圆弧型走线，阻抗控制100ω。过孔位置阻挖空处理且采用背钻技术，保证阻抗的连续性，以达到信号的高速稳定传输。
模块运行稳定，项目已交付。
0579-89302257
